Hybrid Bonding: Chìa Khóa Mở Ra Kỷ Nguyên Mới Của Ngành Công Nghiệp Bán Dẫn

Nếu bạn đã theo dõi ngành công nghiệp bán dẫn trong vài năm trở lại đây, chắc hẳn bạn sẽ nhận ra một sự thật: Định luật Moore đang chững lại. Việc nhồi nhét ngày càng nhiều bóng bán dẫn lên một đế silicon duy nhất (monolithic) không chỉ đẩy chi phí sản xuất lên mức "trên trời" mà còn gây ra vô vàn rắc rối về nhiệt độ và tỷ lệ lỗi. Giải pháp cho bài toán này chính là chia nhỏ con chip ra thành các phần riêng biệt, hay còn gọi là chiplet.

Tuy nhiên, ý tưởng chia nhỏ thì dễ, nhưng làm sao để "khâu" chúng lại với nhau để chúng hoạt động trơn tru như một con chip nguyên khối lại là một rào cản khổng lồ. Mới đây, NanoIC – dịch vụ tạo mẫu và sản xuất số lượng nhỏ của viện nghiên cứu danh tiếng imec – đã tạo ra một cú hích thực sự cho thị trường khi chính thức mở quyền truy cập vào các bộ Công cụ Thiết kế Quy trình (PDK) đầu tiên dành cho các kết nối RDL vi bước và ghép nối lai D2W.

Dưới góc nhìn của một người làm trong ngành, đây không chỉ là một thông cáo báo chí khô khan. Đây là chiếc chìa khóa mở ra sân chơi đóng gói chiplet tiên tiến cho các công ty khởi nghiệp, khối trường đại học và những doanh nghiệp thiết kế vi mạch không có nhà máy (fabless).

Tại sao công nghệ đóng gói chiplet lại là tương lai của ngành bán dẫn?

Trước khi đi sâu vào những gì NanoIC vừa công bố, chúng ta cần hiểu tại sao giới công nghệ lại khao khát các giải pháp đóng gói mới đến vậy.

Ngày trước, để tạo ra một bộ vi xử lý mạnh mẽ, người ta đúc mọi thứ lên một miếng silicon. Khi kích thước chip càng lớn, rủi ro có một hạt bụi nhỏ làm hỏng cả tấm wafer càng cao, dẫn đến hiệu suất hao hụt lớn. Công nghệ chiplet ra đời thay đổi hoàn toàn tư duy đó. Thay vì làm một cái bánh khổng lồ, người ta làm ra nhiều chiếc bánh nhỏ (CPU, GPU, bộ nhớ I/O) và ghép chúng lại.

Nhưng vấn đề nằm ở chỗ, khi tách ra, dữ liệu phải di chuyển qua lại giữa các chiplet này. Nếu đường truyền (interconnect) chậm, hoặc tốn quá nhiều năng lượng, hiệu năng tổng thể sẽ sụp đổ. Đó là lúc đóng gói chiplet tiên tiến (Advanced Packaging) bước vào. Nó đòi hỏi những kỹ thuật siêu việt để nối các chiplet lại với nhau ở khoảng cách chỉ tính bằng micromet. Trước đây, kỹ thuật này là bí mật kinh doanh và là sân chơi độc quyền của những ông lớn như TSMC, Intel hay Samsung. Các công ty nhỏ hơn gần như không có cửa để tiếp cận và thử nghiệm thiết kế của mình.

NanoIC và bước đột phá với bộ công cụ PDK mới

Tin vui là rào cản đó đang dần bị phá bỏ. Việc NanoIC cung cấp các bộ PDK cho thiết kế kết nối mật độ cao là một bước ngoặt. Dành cho những ai chưa quen thuộc, PDK (Process Design Kit) giống như một cuốn cẩm nang công thức kết hợp cùng bộ quy tắc vật lý. Nó giúp các kỹ sư thiết kế biết được nhà máy có thể sản xuất được những gì, giới hạn kích thước ra sao, từ đó mô phỏng chính xác xem con chip của họ có hoạt động được ở ngoài đời thực hay không trước khi tốn hàng triệu đô la để sản xuất thử.

Sự ra mắt lần này của NanoIC tập trung vào giải quyết hai phương pháp đóng gói chiplet quan trọng nhất hiện nay: 2.5D và 3D.

Tối ưu kết nối 2.5D với PDK RDL siêu nhỏ (Fine-pitch RDL)

Lớp phân bổ lại (Redistribution Layer - RDL) không phải là khái niệm mới, nhưng đưa nó xuống mức vi bước (fine-pitch) lại là một câu chuyện hoàn toàn khác. Trong bộ PDK đầu tiên mà NanoIC giới thiệu, họ cung cấp công cụ để thiết kế kết nối 2.5D dựa trên chất điện môi và đồng bán cộng (semi-additive Cu/dielectric base).

Điều đáng chú ý nhất ở đây là công nghệ này cho phép khoảng cách giữa các điểm kết nối (pitch) thu hẹp xuống chỉ còn 2 micromet (µm). Để dễ hình dung, một sợi tóc của con người có đường kính khoảng 70 µm. Với khoảng cách 2 µm, các nhà thiết kế có thể tạo ra những "đường cao tốc" truyền tải dữ liệu cực kỳ dày đặc giữa các chiplet đặt cạnh nhau trên cùng một đế (interposer). Công nghệ đóng gói chiplet 2.5D này đặc biệt thiết yếu cho các ứng dụng đòi hỏi băng thông lớn như tích hợp bộ nhớ HBM (High Bandwidth Memory) vào các bộ xử lý AI hoặc GPU, giúp luồng dữ liệu di chuyển cực nhanh mà không bị nghẽn cổ chai.

Đột phá 3D với công nghệ ghép nối lai D2W (Die-to-Wafer Hybrid Bonding)

Nếu 2.5D là xếp các chiplet cạnh nhau như những ngôi nhà cấp 4, thì 3D là việc xây các tòa nhà chọc trời bằng cách chồng trực tiếp các đế chip lên nhau. Và bộ PDK thứ hai của NanoIC tập trung vào công nghệ ghép nối lai từ đế lên tấm wafer (Die-to-Wafer - D2W).

Công nghệ này bỏ qua các mối hàn lồi (microbumps) truyền thống vốn chiếm nhiều diện tích. Thay vào đó, nó liên kết trực tiếp các lớp đồng (Cu) của hai con chip với nhau ở cấp độ nguyên tử. Bộ PDK của imec hỗ trợ thiết kế khoảng cách kết nối (pitch) cho công nghệ D2W xuống mức 3 µm, và hứa hẹn sẽ sớm đạt mức 2 µm trong tương lai gần.

Việc ứng dụng phương pháp đóng gói chiplet 3D này giúp giảm thiểu tối đa khoảng cách vật lý mà tín hiệu phải di chuyển. Kết quả mang lại là độ trễ gần như bằng không, băng thông khổng lồ và mức tiêu thụ điện năng giảm đáng kể. Đây là một mảnh ghép không thể thiếu đối với các kiến trúc vi xử lý hiệu năng cao trong tương lai.

Lợi ích thực tế cho các doanh nghiệp thiết kế và nhà nghiên cứu

Từ góc độ của một người theo dõi ngành lâu năm, tôi đánh giá cao động thái này của NanoIC vì nó giải quyết một "nỗi đau" có thật của các doanh nghiệp.

Giảm rủi ro tài chính: Trước đây, để thử nghiệm một thiết kế đóng gói chiplet mới, các startup phải bỏ ra nguồn vốn khổng lồ để tiếp cận các xưởng đúc thương试 (foundry) lớn, chưa kể việc các xưởng này thường ưu tiên các đơn hàng khối lượng lớn. Giờ đây, với dịch vụ tạo mẫu của NanoIC, họ có thể xác minh thiết kế (proof-of-concept) với chi phí thấp hơn rất nhiều trước khi đưa vào sản xuất hàng loạt (HVM).

Hệ sinh thái công cụ quen thuộc: Một điểm cộng rất lớn là các PDK này không yêu cầu kỹ sư phải học lại từ đầu bằng những phần mềm xa lạ. Nó được hỗ trợ đầy đủ bởi các công cụ Tự động hóa Thiết kế Điện tử (EDA) hàng đầu thế giới như Cadence, Synopsys và Siemens. Các luồng công việc thiết kế, kiểm tra quy tắc vật lý (DRC) và mô phỏng hiệu năng có thể được thực hiện trơn tru trên chính hệ thống mà các kỹ sư đang sử dụng hàng ngày.

Rút ngắn thời gian ra mắt sản phẩm (Time-to-market): Khi rào cản giữa ý tưởng và sản xuất thử nghiệm được xóa bỏ, chu kỳ phát triển một sản phẩm bán dẫn mới sẽ được thu hẹp đáng kể.

Tác động của bước đi này đến hệ sinh thái bán dẫn toàn cầu

Sự ra đời của các bộ PDK cho RDL vi bước và D2W không chỉ là thành tựu của riêng imec hay NanoIC, mà nó còn đóng vai trò như một chiếc cầu nối qua "thung lũng chết" (valley of death) đối với nhiều công ty công nghệ phần cứng. Rất nhiều ý tưởng kiến trúc vi mạch xuất sắc đã phải nằm lại trên giấy chỉ vì thiếu cơ sở hạ tầng để sản xuất thử nghiệm ở quy mô nhỏ.

Bằng cách dân chủ hóa công nghệ đóng gói chiplet, chúng ta có quyền kỳ vọng vào một làn sóng đổi mới sáng tạo mới. Các trường đại học sẽ có cơ hội đưa lý thuyết vào thực hành, tạo ra các thế hệ kỹ sư am hiểu về đóng gói tiên tiến - một kỹ năng đang cực kỳ khan hiếm trên thị trường lao động. Các công ty khởi nghiệp về AI, IoT, hay viễn thông 6G giờ đây có thể tự do sáng tạo ra các thiết kế chiplet tùy chỉnh để tối ưu hóa cho phần mềm của riêng họ mà không bị phụ thuộc hoàn toàn vào các vi xử lý có sẵn trên thị trường.

Tổng kết

Việc NanoIC chính thức phát hành các bộ PDK cho kết nối RDL và ghép nối lai D2W là một tín hiệu cực kỳ tích cực. Nó cho thấy công nghệ đóng gói chiplet đang thực sự vượt ra khỏi những phòng lab đóng kín của các gã khổng lồ để trở thành một tiêu chuẩn công nghiệp dễ tiếp cận hơn.

Đối với các nhà thiết kế vi mạch, đây là thời điểm vàng để làm quen và nắm bắt các công cụ này. Ngành công nghiệp bán dẫn đang bước sang một trang mới, nơi mà hiệu năng không chỉ được quyết định bởi việc bóng bán dẫn nhỏ bao nhiêu, mà còn bởi khả năng chúng ta có thể "lắp ghép" chúng lại với nhau khéo léo đến mức nào. Và với nền tảng mà NanoIC vừa cung cấp, tương lai của những kiến trúc chiplet đột phá đang ở gần hơn bao giờ hết.

CTY TNHH ĐẦU TƯ VÀ PHÁT TRIỂN THỊ TRƯỜNG HÓA CHẤT (MDI CHEMICAL CO., LTD)

KV Miền Nam: (+84) 28 6256 5573
KV Miền Bắc: (+84) 24 3747 2977
Website: www.mdi.vn
Tags:

Phụ gia nhựa, hạt nhựa phân hủy, d2w, mdi chemical, phân hủy sinh học oxo, phân hủy oxo